Опубликован: 21.06.2011 | Доступ: свободный | Студентов: 2409 / 608 | Оценка: 4.02 / 4.11 | Длительность: 13:28:00
ISBN: 978-5-9556-0123-6
Специальности: Разработчик аппаратуры
Лекция 6:

Функциональные узлы комбинаторной логики. Мультиплексоры

< Лекция 5 || Лекция 6: 12 || Лекция 7 >
Аннотация: Рассматривается принцип действия мультиплексоров.

Мультиплексор (селектор) - это логическая схема, производящая выбор одного из нескольких информационных входов в соответствии с выбранным адресом и коммутацию выбранного информационного входа с единственным информационным выходом.

УГО мультиплексоров: а - "1 из 2"; б - "1 из 4"; в - "1 из 8"; г - "1 из 16"

увеличить изображение
Рис. 6.1. УГО мультиплексоров: а - "1 из 2"; б - "1 из 4"; в - "1 из 8"; г - "1 из 16"

На рис. 6.1 показаны УГО мультиплексоров. Здесь MS - функциональное обозначение мультиплексора, А - входные линии адреса, D - входные информационные линии, Е - разрешающий вход, Y - выходная информационная линия. Связь между количеством выбираемых входных информационных линий N и входных линий адреса n та же, что у дешифратора [1]: N=2n.

Принцип действия мультиплексора рассмотрим на примере ИМС, производящей выбор "1 из 4". УГО данного мультиплексора приведено на рис. 6.1,б, а его функциональная схема - на рис. 6.2. Здесь, А1 и А0 - входные линии адреса, D3, D2, D1 и D0 - входные информационные линии.

При наличии активного разрешающего сигнала (в нашем примере вход Е прямой, поэтому логика положительная и активный разрешающий сигнал равен 1) на адресные линии подается двоичный код адреса. При этом на выход Y будет копироваться информация с выбранного в соответствии с этим адресом информационного входа. Так, если А1А0=002=010, на выход Y подается информация с линии D0 ; если А1А0=012=110, то с линии D1, если А1А0=102=210, то с линии D2 ; а при А1А0=112=310 - с линии D3. Таким образом, таблицу истинности данного мультиплексора можно представить в виде табл. 6.1.

Как и для дешифратора, разрешающий вход Е мультиплексора может иметь активный нулевой уровень.

Функциональная схема мультиплексора, обеспечивающего выбор "один из четырех"

Рис. 6.2. Функциональная схема мультиплексора, обеспечивающего выбор "один из четырех"
Таблица 6.1. Таблица истинности мультиплексора "1 из 4"
Разрешающий сигнал Входной код адреса Информация на выходе Режим работы
E А1 А0 Y
0 0 0 0 Коммутации информационных линий нет
0 0 1
0 1 0
0 1 1
1 0 0 D0 Передача с D0 на Y
1 0 1 D1 Передача с D1 на Y
1 1 0 D2 Передача с D2 на Y
1 1 1 D3 Передача с D3 на Y

Каскадное соединение мультиплексоров

Рассмотрим пример. Необходимо синтезировать схему мультиплексора, обеспечивающего выбор "1 из 16" на базе мультиплексоров "1 из 4".

Для выбора одного информационного входа из шестнадцати ( 16=24 ) необходимы 4 входные линии адреса: А3, А2, А1 и А0 (рис. 6.3). Четыре базовых мультиплексора обеспечивают выбор в зависимости от кода, поданного на А1 и А0, соответственно: первый - одного из сигналов D0, D1, D2 или D3, второй - из сигналов D4, D5, D6 или D7, третий - из сигналов D8, D9, D10 или D11, четвертый - из сигналов D12, D13, D14 или D15. Пятый мультиплексор обеспечивает выбор одного из этих ранее выбранных сигналов в зависимости от кода, подаваемого на А3 и А2. Например, при подаче А3А2А1А0=11102= 1410 на адресные входы первых четырех мультиплексоров будет поступать двоичный код А1А0=102=210. Поэтому первая часть каскада будет выбирать входные информационные линии D2, D6, D10, D14. Они подключены соответственно ко входам D0, D1, D2 и D3 пятого мультиплексора. Поскольку на его адресные линии приходит код А3А2=112=310, на выход каскада будет передаваться информация с выхода D3 пятого выходного мультиплексора, то есть информация с входной информационной линии D14, что соответствует принципу работы мультиплексора.

Каскадное включение мульти-плексоров "1 из 16" на базе "1 из 4"

увеличить изображение
Рис. 6.3. Каскадное включение мульти-плексоров "1 из 16" на базе "1 из 4"

Схему каскада той же разрядности можно реализовать на базе мультиплексоров с большей разрядностью, например, "1 из 8" (рис. 6.4). Для наглядности на рис. 6.4 указан тот же пример подачи информации на входы каскада: А3А2А1А0=11102= 1410.

Каскадное включение мультиплексоров "1 из 16" на базе "1 из 8"

увеличить изображение
Рис. 6.4. Каскадное включение мультиплексоров "1 из 16" на базе "1 из 8"

Закономерность построения каскада мультиплексоров аналогична каскадированию дешифраторов. Но построение начинается со входной (а не выходной, как у дешифраторов) очереди каскада. На адресные линии всех мультиплексоров этой очереди подключается соответствующее разрядности базового мультиплексора количество линий адреса. Принципиальное отличие каскада мультиплексоров состоит в том, что все входящие в него мультиплексоры работают одновременно (разрешающий сигнал Е подается на все мультиплексоры сразу).

На рис. 6.3 и 6.4 показаны схемы с одной очередью. При малой разрядности базового мультиплексора количество очередей увеличивается - рис. 6.5. А на рис. 6.6 показана схема каскада мультиплексоров на 16 входов на базе "1 из 8", в которой адресные линии А1 и А2 (и, соответственно информационные линии D2-D7 ) выходного мультиплексора ( MS2.1 ) не используются в данной схеме, они остаются в резерве (на рис. 6.6 они заземлены, а в общем случае они могут быть подключены к другой схеме). В данной схеме показано состояние линий адреса и данных, соответствующее заданию: на линии адреса состояние 1110=10112, а на информационных линиях D15...D0 состояние 610= 00000000000001102. Данная схема осуществляет передачу на выход данных с входной линии D11=0.

Каскад  мультиплексоров на 16 входов на базе "1 из 2"

увеличить изображение
Рис. 6.5. Каскад мультиплексоров на 16 входов на базе "1 из 2"
Каскад  мультиплексоров на 16 входов на базе "1 из 8"

увеличить изображение
Рис. 6.6. Каскад мультиплексоров на 16 входов на базе "1 из 8"

При синтезе каскада мультиплексоров рекомендуется придерживаться следующей последовательности действий:

  1. Нарисовать базовый мультиплексор.
  2. Определить количество мультиплексоров в первой части каскада (общее количество информационных входов схемы разделить на количество входов данных базового мультиплексора) и нарисовать входную часть каскада.
  3. Нарисовать входную адресную шину каскада нужной разрядности (из расчета N=2n, где N - количество информационных входов схемы, n - количество необходимых входных линий адреса).
  4. Соединить входные адресные линии мультиплексоров первой очереди и младшие разряды входной адресной шины.
  5. Определить количество мультиплексоров в следующей очереди каскада, равное количеству мультиплексоров предыдущей очереди, деленное на количество информационных линий одного мультиплексора.
  6. Подключить мультиплексоры следующей очереди к следующим разрядам шины адреса и т.д. до тех пор, пока на выходе каскада не останется одна информационная линия.
  7. Объединить разрешающие сигналы всех мультиплексоров.
< Лекция 5 || Лекция 6: 12 || Лекция 7 >