Сборка ядра на ПЛИС

Сборка проекта в ПЛИС

Состав элементов проекта:

• ядро SCR1 от Syntacore - http://github.com/syntacore/scr1;
• системный контроллер - создается средствами САПР (Platform Designer;
• готовый разработанный самостоятельно IP-блок - к примеру, выбранный в качестве демонстрационной задачи модуль шифрования Кузнечик;
• документация на отладочный комплект.

Структура проекта

Структурное представление готового проекта приведено на рисунке 2.4.

Рис. 2.4. Структура демонстрационного примера

Непосредственно в составе ПЛИС находятся узлы процессора RISC-V (SCR1), Системного контроллера (System Controller), IP демонстрационного примера.

Системный контроллер

Системный контроллер создается с помощью Platform Designer в составе Quartus Prime Std. Рабочая зона при создании контроллера представлена на рисунке 2.5.

Рис. 2.5. Настройка системного контроллера

В состав контроллера должны входить:

• шинный интерфейс AXI AHB (два канала) - для связи с процессором RISC-V, по каналам iMEM и dMEM;
• Шинный интерфейс AXI APB (один канал) - для связи с регистрами управления и состояния IP Кузнечик;
• Контроллер LPDDR2 - для обмена данными с внешней памятью;
• Узел внутренней памяти на кристалле (64 кБ), для размещения исполняемого кода процессора;
• Узел интерфейса RS-232 - для отладочного подключения к внешнему компьютеру.
• Интерфейс AXI Stream или аналогичный (Avalon Stream), для пересылки пакетов данных для зашифровывания или расшифровывания;
• Служебные подсистемы (PLL, Reset, IRQ) - для обеспечения общей работоспособности системного контроллера.

Затем выполняется конфигурирование внутренней памяти (рисунок 2.6).

Рис. 2.6. Конфигурирование внутренней памяти

На этом этапе в разделе "Memory initialization" можно задать бинарный heх-файл с тестовой программой ( рисунок 2.8).

Рис. 2.7. Конфигурирование внутренней памяти, указание hex-файла

Адресная карта проекта приведена на рисунке 2.8.

Рис. 2.8. Адресная карта проекта