Отладка в составе системы с вычислительным ядром

Верификация комплекта из вычислительного ядра SCR1, IP блоков системы межсоединений и IP-блока узла криптопреобразования должна проводиться в рамках маршрута проектирования и верификации (toolchain), рекомендованного разработчиком вычислительного ядра (Syntacore): http://syntacore.com/tools/development-tools

В соответствии с рекомендациями разработчика проводится настройка скриптов запуска служебных средств компиляции исходных кодов и совместного моделирования (верификации) аппаратно-программной составляющих проекта.

По результатам верификации может быть подготовлен двоичный файл исполняемого кода, который затем подключается к проекту через внутреннюю память программ в виде файла ***.hex - см. раздел 2.4 (Узел внутренней памяти на кристалле (64 кБ), для размещения исполняемого кода процессора).

Вопросы для самостоятельной работы

При отсутствии необходимости в отладке в составе системы данный этап может быть существенно сокращен или пропущен.