Российский государственный гуманитарный университет
Опубликован: 13.07.2022 | Доступ: свободный | Студентов: 263 / 9 | Длительность: 11:54:00
Специальности: Программист
Лекция 4:

Логические основы компьютера

< Лекция 3 || Лекция 4: 12345 || Лекция 5 >

Электронные логические схемы

Электронная логическая схема состоит из базовых логических элементов, или вентилей. Логический элемент (logic gate) - это логическая функция, которая преобразует входные сигналы (значения аргументов) в выходной сигнал (значение функции).

Логический уровень сигнала представлен в виде уровня напряжения, попадающего в один из двух диапазонов, где 0 используется для низкого напряжения, а 1 - для высокого. При создании цифровой схемы вентили соединяются между собой, при этом их выходы подключаются к входам других вентилей.

Базовый логический элемент выполняет одну логическую операцию - отрицание, конъюнкцию, дизъюнкцию, штрих Шеффера, стрелку Пирса, строгую дизъюнкцию или эквиваленцию. Множество электронных схем образует булеву алгебру (алгебру релейных схем), поэтому для сокращения схем применяют законы булевой алгебры (см. п. 4.1).

Ниже перечисляются базовые логические элементы. Для каждого из них приводятся три вида обозначений: обозначения ГОСТ, обозначения Международной электротехнической комиссии (англ. IEC - International electrotechnical commission) и обозначения ANSI. Входные сигналы показаны слева, а выходные справа.

В дальнейшем для построения логических схем используются обозначения ГОСТ.

Схема НЕ

На рис. 4.2 приведена схема НЕ (NOT gate), или инвертора - логического отрицания, соответствующего логической функции f(x)=\bar x.

 Инвертор: (a) ГОСТ; (b) IEC; (c) ANSI

Рис. 4.2. Инвертор: (a) ГОСТ; (b) IEC; (c) ANSI
Схема повторителя

На рис. 4.3 приведена схема повторителя (BUFFER): f(x)=x.

 Повторитель: (a) ГОСТ; (b) IEC; (c) ANSI

Рис. 4.3. Повторитель: (a) ГОСТ; (b) IEC; (c) ANSI
Схема И

Схема И (AND gate) соответствует логической конъюнкции: f(x,y)=x \& y( рис. 4.4).

Схема И: (a) ГОСТ; (b) IEC; (c) ANSI

Рис. 4.4. Схема И: (a) ГОСТ; (b) IEC; (c) ANSI
Схема ИЛИ
 Схема ИЛИ: (a) ГОСТ; (b) IEC; (c) ANSI

Рис. 4.5. Схема ИЛИ: (a) ГОСТ; (b) IEC; (c) ANSI

На рис. 4.5 приведена схема ИЛИ (OR gate) - логической дизъюнкции:f(x,y)=x \vee y.

Схема И-НЕ

Схема И-НЕ (NAND gate) соответствует штриху Шеффера, или отрицанию конъюнкции: f(x,y)=x \mid y= \overline{x \& y} ( рис. 4.6).

 Схема И-НЕ: (a) ГОСТ; (b) IEC; (c) ANSI

Рис. 4.6. Схема И-НЕ: (a) ГОСТ; (b) IEC; (c) ANSI
Схема ИЛИ-НЕ

На рис. 4.7 приведена схема ИЛИ-НЕ (NOR gate) - стрелки Пирса, или отрицания дизъюнкции: f(x,y)=x \downarrow y=\overline{x \vee y}

 Схема ИЛИ-НЕ: (a) ГОСТ; (b) IEC; (c) ANSI

Рис. 4.7. Схема ИЛИ-НЕ: (a) ГОСТ; (b) IEC; (c) ANSI
Схема ИСКЛЮЧАЮЩЕЕ ИЛИ

Схема ИСКЛЮЧАЮЩЕГО ИЛИ (XOR gate) соответствует строгой дизъюнкции:f(x,y)=x \oplus y = \bar x y \vee x \bar y (рис. 4.8).

 Схема ИСКЛЮЧАЮЩЕЕ ИЛИ: (a) ГОСТ; (b) IEC; (c) ANSI

Рис. 4.8. Схема ИСКЛЮЧАЮЩЕЕ ИЛИ: (a) ГОСТ; (b) IEC; (c) ANSI
Схема ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ

Заметим, что

\overline {x \oplus y}=\overline {\bar x y \vee x \bar y}=(x \vee \bar) (\bar x \vee y)= \bar x \bar y \vee xy=x \leftrightarrow y

Схема ИСКЛЮЧАЮЩЕГО ИЛИ-НЕ (XNOR gate) соответствует эквиваленции x \leftrightarrow y: f(x,y)= x \leftrightarrow y=\bar x \bar y \vee xy ( рис. 4.9).

 Схема ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ: (a) ГОСТ; (b) IEC; (c) ANSI

Рис. 4.9. Схема ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ: (a) ГОСТ; (b) IEC; (c) ANSI

На практике вентили И-НЕ и ИЛИ-НЕ строятся проще, чем вентили И и ИЛИ; кроме того, они могут иметь более двух входов.

Пример 19. Электронная логическая схема, которая соответствует логической функции f(A,B,C)=(\overlina{AB}\vee \overline{A \vee B})\vee C), показана на рис. 4.10.

Схема функции

Рис. 4.10. Схема функции

Упростим схему. Имеем:

f(A,B,C)=(\overline{AB} \vee \overline{A \vee B})\vee C=\bar A \vee \bar B \vee \bar A \bar B \vee C=\overline {AB} \vee C

Поэтому схемы, представленные на рис. 4.10 и 4.11, равносильны.

Схема функции

Рис. 4.11. Схема функции

Пример 20. Построим логическую функцию по схеме рис. 4.12.

 Схема функции f

Рис. 4.12. Схема функции f

Имеем: f(A,B)=(A \mid B) (A \vee B). Упростим функцию f ( на рис. 4.8):

f(A,B)=\overline {AB}(A \vee B)=(\bar A \vee \bar B)(A \vee B)=A\bar B \vee \bar A B=A \oplus B

Пример 21. Построим схему одноразрядного сумматора. Имеем:

0 + 0 = 0, 0 + 1 = 1 + 0 = 1, 1 + 1 = 10_2.

Ясно, что для реализации сумматора необходима схема с тремя входами: два входа для значений разряда и один - для переноса из предыдущего разряда. Схема должна иметь два выхода, соответствующих значению разряда и переносу в следующий разряд ( рис. 4.13). Такую схему называют полным сумматором. Схема без входного переноса называется полусумматором.

В табл. 4.6 приведена таблица истинности для одноразрядного полного сумматора. В ней параметр z соответствует переносу из предыдущего разряда, S - сумме, а R - переносу в следующий разряд.

Таблица 4.6. Таблица истинности одноразрядного сумматора
x y z S R
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

По таблице имеем:

S=\bar x \bar yz \vee \bar x y \bar z \vee \ \bar y \bar z \vee xyz=(\bar x \bar y \vee xy)z\vee(\bar x y \vee x \bar y)\bar z=\\
= x \oplus yz \vee(x \oplus y)\bar z=(x \oplus y)\oplus z;\\
R=\bar x yz \vee x \bar y z \vee xy \bar z \vee xyz=(\bar x y \vee x \bar y)z \vee xy(\bar z \vee z)=(x \oplus y)z \vee xy.
 Схема полного одноразрядного сумматора: z - вход переноса, S - сумма,R - выход переноса

Рис. 4.13. Схема полного одноразрядного сумматора: z - вход переноса, S - сумма,R - выход переноса
< Лекция 3 || Лекция 4: 12345 || Лекция 5 >