Данный курс представляет собой набор практических занятий, логически объединенных общей темой. На основе микроконтроллерного RISC-V ядра SCR1 планируется ознакомить студентов с основными и некоторыми вспомогательными шагами, выполняемыми при разработке современных цифровых интегральных схем - описание на языке SystemVerilog HDL и его модификация, тестирование ядра SCR1 в симуляторе, разработка и отладка ПО для микроконтроллерного ядра SCR1, прототипирование на ПЛИС и построение топологии ядра на кристалле.
Планируется использование open-source микроконтроллерного ядра SCR1 компании Syntacore, а также, по возможности, open-source средств разработки и отладки, включая прототипирование на ПЛИС и построение топологии на кристалле.
Курс преследует цель дать скорее общее понимание пути разработки цифровых ИС на примере микроконтроллерного ядра SCR1, нежели детальное описание каждого из этапов разработки. Ключевой особенность данного курса является использование open-source аппаратного и программного обеспечения, простота и наглядность изложения материала, что, вкупе с практической направленностью, должно заинтересовать студентов и мотивировать на более глубокое изучение заинтересовавших их в ходе освоения данного курса отдельных этапов пути разработки.
Данные курс предназначен для студентов, обучающихся по направлениям "Электроника и наноэлектроника", также будет полезен студентам направления "Прикладное и системное программирование".
Дополнительные курсы
- Создание приложений на базе RISC-V и FreeRTOS
- Тулчейн RISC-V и компиляторные оптимизации
- Приложения микроконтроллеров с RISC-V
- Основы программирования на языке Assembler под архитектуру RISC-V
- Лабораторный практикум по технологиям RISC-V
- Проектирование процессоров RISC-V в среде Logisim и на языке Verilog в среде Quartus
- RISC-V для FPGA - архитектура, микроархитектурные реализации