Технология POWER

История архитектуры POWER

John Cocke 1925 -2002

• 1980 Reduced Instruction Set Computer (RISC) – Суперскалярность
• 1990 POWER system – Performance Optimization With Enhanced RISC
• Пятое поколение - POWER5

John Cocke (30 мая 1925 – 16 июля 2002) – американский ученый, получивший наибольшее признание за его вклад в компьютерную архитектуру и оптимизацию компиляторов. Он признается многими как "отец RISC-архитектуры".

1980: IBM строит первый прототип компьютера на базе RISC (Reduced Instruction Set Computer) архитектуры. Основываясь на предложениях ученого Джона Кока (John Cocke) в начале 70-х, RISC-концепции упростили инструкции, выполняемые на процессорах. Сейчас RISC-архитектура – основа большинства рабочих станций и UNIX серверов и часто видится основной компьютерной архитектурой будущего.

1990: IBM анонсирует свою новыю линию компьютеров - RISC System - RS/6000, которая сейчас называется IBM eServer pSeries (новое название – IBM System p), под управлением AIX V3. Системная архитектура получила название POWER (POWER1) - Performance Optimization With Enhanced RISC.

Производительность процессора

Производительность компьютера зависит не только от производительности и количества процессоров, но и от множества других факторов, включая, например, производительность операционной системы.

Продуктовая линия POWER

На одном кристалле POWER4 и POWER5 находится два процессора, каждый со своим L1 кэшем и с общим L2 кэшем.

Развитие процессоров POWER применительно к серверам pSeries, а также IBM eServer i5 и iSeries до 2007 г. предполагает усовершенствование вычислительных возможностей процессора POWER5, что позволит заказчикам превзойти доступные на сегодняшний день уровни загрузки вычислительных ресурсов и продуктивности.

На новом заводе впервые в мире (источник: http://www.gorr.state.ny.us/gorr/10_10_00gov_ibm.htm) были применены уникальные технологии IBM по производству полупроводниковых кристаллов, такие как использование медных соединительных проводников и технология "кремний на изоляторе" (SOI) для 300-миллиметровых пластин. Завод по производству полупроводников предназначен для изготовления кристаллов по технологическому процессу с проектной нормой менее 100 нанометров. В оборудование технологических линий было вложено примерно 2,5 млрд. долл. США, что является самым большим за все историю штата Нью-Йорк объемом инвестиций. (Источник: http://www.gorr.state.ny.us/gorr/10_10_00gov_ibm.htm)

POWER4 Single-Chip Module

В однопроцессорной системе на кристалле находится один процессор.

Multichip Module

МCM используется при построении систем старшего уровня.

32-Way Backplane

32-х процессорная система состоит из 4-х MCM, на каждом по 4 двухпроцессорных кристалла.

POWER5 – Dual Chip Module

На DCM находится два кристалла – процессорный (2 процессора) и L3 кэш, находящийся на отдельной от основной памяти шине.

Процессор POWER5 поддерживает 64-битную архитектуру PowerPC. Один кристалл содержит два одинаковых процессорных ядра, каждое поддерживает одновременное исполнение двух логических нитей. Эта архитектура делает чип выглядящим как 4-х процессорная SMP-система для операционной системы.

POWER5+ Quad-Core Module

Инновационный дизайн. Высокая эффективность

• Первый 4-х процессорный блок в индустрии
• Два 2-х процессорных кристалла POWER5+ в одном блоке
• Мультипоточные процессоры позволяют запускать восемь нитей одновременно (на сокет)
• 72Мб высокоскоростной кэш (36Мб на каждый чип POWER5+)
• Относительно небольшой размер модуля
• Реализован с использованием технологии MCM и многопроцессорных чипов

Улучшения в POWER5+

• 15% повышение тактовой частоты; более высокая скорость шины
• 37% уменьшение размера
• Уменьшенное энергопотребление
• Поддержка больших страниц памяти
• Улучшения в контроллере памяти
• Поддержка Quad-Core Module
• Увеличенная производительность

Модули POWER5+

Предоставляя одно- и много-поточное выполнение, POWER5 обеспечивает более высокую производительность в однопоточном режиме, чем его предшественник POWER4 на такой же тактовой частоте. Улучшения включают динамическую балансировку ресурсов для эффективного выделения системных ресурсов каждой нити, контролируемые программно приоритеты нитей и динамическое управление питанием для снижения энергопотребления без влияния на производительность.